XA6SLX100-2FGG484I （Poloke kumu o nā ana kaʻa kaulana）

waiwai huahana:

hōʻike i ka hewa
Huli Parametric Hou
Palapala a me Media:

Kaiapuni a me ka hoʻokuʻu aku ʻana:

Ka wehewehe nui:
Hāʻawi ka Xilinx Automotive (XA) Spartan®-6 ʻohana o FPGA i nā mana hoʻohui ʻōnaehana alakaʻi me ka huina haʻahaʻa haʻahaʻa loa no nā noi kaʻa kiʻekiʻe.Hāʻawi ka ʻohana he ʻumi i nā density i hoʻonui ʻia mai ka 3,840 a i ka 101,261 mau cell logic a ʻoi aku ka wikiwiki,
ʻoi aku ka laulā o ka pilina.Kūkulu ʻia ma luna o kahi ʻenehana hana keleawe haʻahaʻa haʻahaʻa 45 nm e hāʻawi i ke koena kūpono o ke kumukūʻai,
mana, a me ka hana, hāʻawi ka ʻohana XA Spartan-6 i kahi loiloi hou, ʻoi aku ka maikaʻi, ʻelua-kau inoa 6-input look-up table (LUT) a me ka waiwai waiwai.
ke koho ʻana i nā poloka pae ʻōnaehana i kūkulu ʻia.Aia kēia mau mea me 18 Kb (2 x 9 Kb) poloka RAM, nā ʻāpana DSP48A1 lua o ka hanauna, SDRAM
nā mea hoʻomanaʻo hoʻomanaʻo, nā poloka hoʻokele uaki hui ʻia i hoʻonui ʻia, ka ʻenehana SelectIO™, ka mana kiʻekiʻe kiʻekiʻe.
nā poloka transceiver, nā poloka Endpoint kūpono i ka PCI Express®, nā ʻano hoʻokele mana pae ʻōnaehana kiʻekiʻe, ʻike ʻakomi.
nā koho hoʻonohonoho, a hoʻonui i ka palekana IP me ka pale AES a me ka Pūnaewele DNA.Hāʻawi kēia mau hiʻohiʻona i kahi programmable haʻahaʻa haʻahaʻa
ʻokoʻa i nā huahana ASIC maʻamau me ka maʻalahi o ka hoʻohana ʻana.Hāʻawi ʻo XA Spartan-6 FPGA i ka hopena maikaʻi loa no ka maʻalahi a me ka scalable
kiʻekiʻe-volume loiloi manaʻo, kiʻekiʻe-bandwidth like like DSP hoʻolālā hoʻolālā, a me nā kumu-koʻikoʻi palapala noi kahi e hoʻopili ai i ka lehulehu.
pono nā kūlana.ʻO XA Spartan-6 FPGAs ka papahana silicon kumu no ka Targeted Design Platforms e hāʻawi
i hoʻohui ʻia nā lako polokalamu a me nā ʻāpana lako e hiki ai i nā mea hoʻolālā ke nānā aku i ka hana hou i ka wā e hoʻomaka ai kā lākou pōʻai hoʻomohala.
Hōʻuluʻulu manaʻo o XA Spartan-6 FPGA
• ʻOhana XA Spartan-6:
• XA Spartan-6 LX FPGA: Hoʻoponopono maikaʻi ʻia
• XA Spartan-6 LXT FPGA: Hoʻohui serial kiʻekiʻe
• Nā Mahana Kaʻa:
• Papa I: Tj = –40°C a i +100°C
• Papa-Q: Tj = –40°C a i +125°C
• Nā Kūlana Kaʻa:
• Ua hoʻokō ʻo Xilinx i ka ISO-TS16949
• AEC-Q100 qualification
• Nā palapala hoʻokō ʻāpana ʻĀpana (PPAP).
• Ma waho aʻe o ka hōʻailona AEC-Q100 loaʻa ke noi
• Hoʻolālā ʻia no ke kumu kūʻai haʻahaʻa
• He nui nā poloka i hoʻohui maikaʻi ʻia
• Koho maikaʻi ʻia o nā kūlana I/O
• ʻO nā pāpaʻi paʻa
• Nā pūʻolo i hoʻopaʻa ʻia i ka uwea kiʻekiʻe
• Haʻahaʻa static a me ka mana ikaika
• 45 nm kaʻina hana optimized no ke kumu kūʻai a me ka mana haʻahaʻa
• Hoʻohaʻahaʻa i ke ʻano hibernate no ka mana ʻole
• Mālama ke ʻano hoʻokuʻu i ka mokuʻāina a me ka hoʻonohonoho ʻana me ka hoʻāla ʻana i nā pine nui, hoʻonui mana
• Kiʻekiʻe hana 1.2V kumu uila (LX a me LXT FPGAs, -2
a me -3 mau māka māmā)
• Multi-voltage, multi-standard SelectIO interface banks
• A hiki i ka 1,080 Mb/s ka helu hoʻoili ʻikepili no kēlā me kēia ʻokoʻa I/O
• Hiki ke koho 'ia ka pahu puka, a hiki i ka 24 mA no ka pine
• 3.3V i ka 1.2VI / O nā kūlana a me nā protocols
• HSTL kumu kūʻai haʻahaʻa a me SSTL pili hoʻomanaʻo
• Hoʻokō hoʻololi wela
• I/O hiki ke ho'ololi 'ia no ka ho'omaika'i 'ana i ka pono o ka hō'ailona
• Nā transceivers serial GTP kiʻekiʻe ma nā FPGA LXT
• A hiki i 3.2 Gb/s
• Nā kikowaena kiʻekiʻe me: Serial ATA a me PCI Express
• Nā ʻāpana DSP48A1 maikaʻi
• Ka helu helu a me ka hana hōʻailona kiʻekiʻe
• Ka wikiwiki 18 x 18 multiplier a me 48-bit accumulator
• hiki i ka paipu a me ka cascade
• Pre-adder e kōkua i nā noi kānana
• Nā poloka hoʻoponopono hoʻomanaʻo hoʻohui
• kākoʻo DDR, DDR2, DDR3, a me LPDDR
• Ka helu 'ikepili a hiki i 800 Mb/s
• Hoʻolālā kaʻa kaʻa awa nui me ka FIFO kūʻokoʻa e hōʻemi
nā pilikia manawa hoʻolālā
• Nui nā kumu waiwai noʻonoʻo me ka hoʻonui ʻana i ka mana noʻonoʻo
• Kākau hoʻololi koho a i ʻole kākoʻo RAM i hāʻawi ʻia
• Hoʻonui maikaʻi nā LUT 6-input maikaʻi i ka hana a hōʻemi
mana
• LUT me ʻelua pāpaʻi paʻa no ka hoʻohana ʻana i ka pipeline centric
• Block RAM me ka laulā o ka granularity
• Hoʻopaʻa wikiwiki i ka RAM me ka hiki ke kākau paʻa
• 18 Kb poloka i hiki ke koho i ka polokalamu like 'elua
kūʻokoʻa 9 Kb poloka RAM
• Clock Management Tile (CMT) no ka hoʻonui i ka hana
• Haʻahaʻa haʻahaʻa, hikiwawe ka wati
• Hoʻopau nā Manakia Uaki Kikohoʻe (DCMs) i ka skew a me
hoʻokaʻawale ʻana i ke kaʻina hana
• Nā Loop Phase-Locked (PLLs) no ka uʻi haʻahaʻa
• Hoʻohui pinepine me ka hoʻonui like ʻana,
mahele, a me ka hoʻololi pae
• He ʻumikūmāono mau pūnaewele uaki honua haʻahaʻa haʻahaʻa
• Hoʻonohonoho maʻalahi, kākoʻo i nā kūlana haʻahaʻa
• 2-pin hoʻonohonoho ʻike ʻakomi
• SPI ākea ʻekolu ʻaoʻao (a hiki i x4) a me NOR flash kākoʻo
• Kākoʻo MultiBoot no ka hoʻonui mamao me ka nui
bitstreams, hoʻohana i ka pale kiaʻi
• Hoʻonui i ka palekana no ka pale hoʻolālā
• Mea hōʻike DNA no ka hōʻoia hoʻolālā
• AES bitstream encryption ma XA6SLX75, XA6SLX75T,
a me nā mea hana XA6SLX100
• Poloka Endpoint i hoʻohui ʻia no nā hoʻolālā PCI Express (LXT)
• Kākoʻo ʻenehana PCI® kumu kūʻai haʻahaʻa kūpono me ka 33 MHz,
32- a me 64-bit kikoʻī.
• ʻOi aku ka wikiwiki i hoʻopili ʻia me ka hoʻonui ʻia, ke kumu kūʻai haʻahaʻa,
MicroBlaze™ 32-bit kaʻina hana palupalu
• IP alakaʻi ʻoihana a me nā hoʻolālā kuhikuhi
• Kaiaola kaiaola o ka 'ao'ao 'oko'a me ka IP,
nā papa hoʻomohala, a me nā lawelawe hoʻolālā